冠军资讯
夜雨听风在利用 Vivado HLS 进行 FPGA 加速算法开发时，高层次综合报告是性能分析和优化的关键。很多人在初次接触 HLS 时，往往会忽略报告中的细节，导致生成的硬件加速器性能不达预期。本文将深入分析 Vivado HLS 第四章涉及的高层次综合报告，并结合实际案例，探讨如何利用报告信息来优化设计，提升 FPGA 加速器的性能。
报告结构与关键指标
HLS 的综合报告主要包含以下几个部分：
- Performance Estimates: 提供时钟频率、延迟和资源利用率的估计。
- Schedule: 展示了设计的状态机和每个状态的操作。
- Binding: 描述了设计中变量和操作如何绑定到硬件资源。
- Area Analysis: 详细列出了设计使用的 LUT、FF、BRAM 和 DSP 等资源的数量。
其中，Performance Estimates 是我们最先关注的部分。它会告诉我们设计的时钟频率是否满足要求，延迟是否过大，以及是否需要进行优化。Area Analysis 则可以帮助我们了解设计的资源占用情况，避免资源不足导致无法实现。
案例分析：流水线优化
假设我们有一个简单的矩阵乘法函数，代码如下：
#include <stdio.h>
#define SIZE 16
typedef int data_t;
void matrix_mult(data_t A[SIZE][SIZE], data_t B[SIZE][SIZE], data_t C[SIZE][SIZE]) {
int i, j, k;
for (i = 0; i < SIZE; i++) {
for (j = 0; j < SIZE; j++) {
C[i][j] = 0;
for (k = 0; k < SIZE; k++) {
C[i][j] += A[i][k] * B[k][j];
}
}
}
}
如果我们直接用 HLS 进行综合，很可能发现延迟非常高。通过查看 Schedule 报告，我们可以看到 HLS 默认是顺序执行所有操作，没有进行并行化。这时，我们可以使用 #pragma HLS PIPELINE 指令来开启流水线优化。
#include <stdio.h>
#define SIZE 16
typedef int data_t;
void matrix_mult(data_t A[SIZE][SIZE], data_t B[SIZE][SIZE], data_t C[SIZE][SIZE]) {
int i, j, k;
#pragma HLS PIPELINE // 开启流水线优化
for (i = 0; i < SIZE; i++) {
for (j = 0; j < SIZE; j++) {
C[i][j] = 0;
for (k = 0; k < SIZE; k++) {
C[i][j] += A[i][k] * B[k][j];
}
}
}
}
重新综合后，我们会发现延迟大大降低。但是，如果时钟频率仍然不满足要求，我们可以进一步分析 Schedule 报告，找出瓶颈所在。例如，如果发现乘法操作的延迟过长，可以尝试使用 DSP 单元，或者将数据类型改为定点数。
数据类型优化：定点数 vs 浮点数
在 HLS 设计中，数据类型的选择对性能影响很大。浮点数虽然精度高，但需要更多的硬件资源和更长的延迟。如果对精度要求不高，可以考虑使用定点数。Vivado HLS 提供了 ap_fixed 类型，可以灵活地控制定点数的位宽和整数位宽。
例如，可以将矩阵乘法函数中的 data_t 类型改为 ap_fixed<16,8>，表示总位宽为 16 位，整数位宽为 8 位。
#include <stdio.h>
#include "ap_fixed.h"
#define SIZE 16
typedef ap_fixed<16,8> data_t;
void matrix_mult(data_t A[SIZE][SIZE], data_t B[SIZE][SIZE], data_t C[SIZE][SIZE]) {
int i, j, k;
#pragma HLS PIPELINE
for (i = 0; i < SIZE; i++) {
for (j = 0; j < SIZE; j++) {
C[i][j] = 0;
for (k = 0; k < SIZE; k++) {
C[i][j] += A[i][k] * B[k][j];
}
}
}
}
使用定点数后，可以显著降低资源占用和延迟，提高时钟频率。但是，需要注意的是，定点数可能会引入量化误差，需要根据实际应用进行权衡。
存储优化：数组 Partition 和 Reshape
在 HLS 设计中，数组的存储方式也会影响性能。默认情况下，HLS 会将数组存储在 BRAM 中。如果多个操作同时访问同一个 BRAM，可能会产生访问冲突，导致性能下降。为了解决这个问题，可以使用 #pragma HLS ARRAY_PARTITION 指令将数组分割成多个小的存储块，或者使用 #pragma HLS ARRAY_RESHAPE 指令将数组重塑为更适合并行访问的形状。
例如，可以将矩阵 A、B、C 分别分割成 4 个存储块：
#include <stdio.h>
#include "ap_fixed.h"
#define SIZE 16
typedef ap_fixed<16,8> data_t;
void matrix_mult(data_t A[SIZE][SIZE], data_t B[SIZE][SIZE], data_t C[SIZE][SIZE]) {
int i, j, k;
#pragma HLS ARRAY_PARTITION variable=A dim=1 factor=4 type=cyclic
#pragma HLS ARRAY_PARTITION variable=B dim=2 factor=4 type=cyclic
#pragma HLS ARRAY_PARTITION variable=C dim=1 factor=4 type=cyclic
#pragma HLS PIPELINE
for (i = 0; i < SIZE; i++) {
for (j = 0; j < SIZE; j++) {
C[i][j] = 0;
for (k = 0; k < SIZE; k++) {
C[i][j] += A[i][k] * B[k][j];
}
}
}
}
通过数组 Partition 和 Reshape，可以提高存储器的带宽，减少访问冲突，从而提高性能。
实战避坑经验总结
- 重视 C 仿真的结果：HLS 的 C 仿真可以帮助我们验证算法的正确性，避免在硬件上调试时出现错误。务必保证 C 仿真的结果与预期一致。
- 合理设置约束：HLS 的约束包括时钟频率、接口类型、资源限制等。合理设置约束可以帮助 HLS 生成更优的硬件实现。
- 关注警告信息：HLS 在综合过程中可能会产生一些警告信息。这些警告信息通常反映了设计中存在的问题，需要及时解决。
- 多尝试不同的优化策略：HLS 的优化策略有很多种，需要根据实际情况选择合适的策略。多尝试不同的优化策略，可以找到最佳的解决方案。
- 善用 Vivado HLS 的 debug 功能：Vivado HLS 提供了丰富的 debug 功能，可以帮助我们分析设计的性能瓶颈，定位问题所在。
掌握 Vivado HLS 高层次综合报告的分析方法，并灵活运用各种优化策略，可以显著提升 FPGA 加速器的性能，更好地满足实际应用的需求。例如，在深度学习加速领域，通过对模型进行 HLS 优化，可以实现高性能、低功耗的推理加速器，在边缘计算设备上部署复杂的 AI 应用。此外，HLS 还可以用于加速图像处理、信号处理等各种算法，为 FPGA 应用开发带来极大的便利。
